杭州微纳核芯电子科技有限公司招聘DRAM接口设计工程师

岗位职责参与DRAM接口数字前端设计与实现，协助完成RTL编码、功能验证及综合优化；或参与接口相关模拟电路模块设计，协助完成原理图设计、仿真验证与版图规划指导。参与DDR/LPDDR等协议分析、时序优化及低功耗方案设计（数字方向）；或参与PLL/DLL、均衡电路（CTLE/DFE）等关键模拟IP的设计与性能评估（模拟方向）。参与信号完整性（SI）或电源完整性（PI）的协同仿真分析，理解三维集成环境下高速信号链路的关键挑战。协同验证与测试团队，参与系统级仿真、回片测试及量产问题定位与性能优化。撰写设计文档，跟踪存储接口领域前沿技术。任职要求1. 教育背景微电子、集成电路设计、电子工程等相关专业，2027届硕士或博士毕业生。扎实掌握数字集成电路设计或模拟集成电路设计、半导体器件物理等核心课程知识。2. 专业技能电路设计基础： 具备扎实的电路设计基础，理解芯片设计全流程基本概念。编程/设计工具（满足其一）：数字方向基础： 熟练使用Verilog/SystemVerilog，熟悉VCS/Design Compiler/SpyGlass等EDA工具，理解时序分析与低功耗设计基本方法。模拟方向基础： 熟练使用Cadence Virtuoso、Spectre/HSPICE等电路设计与仿真工具，了解版图设计及物理验证（DRC/LVS）基本流程。接口协议基础： 了解DDR/LPDDR/GDDR等高速接口协议或JEDEC标准基本概念者优先。3. 项目/科研经历（满足任一即可）有DRAM接口、SerDes、高速并行接口或相关存储控制器设计课题经历。有PLL/DLL、CTLE/DFE均衡电路、高速驱动器/接收器等模拟IP设计课题经历。参与过信号完整性（SI）或电源完整性（PI）分析相关课题或项目。参与过芯片设计全流程项目（从设计到流片），有实际流片经验者优先。4. 综合素质能熟练阅读英文技术文档与协议规范。具备良好的逻辑分析与问题排查能力，对信号完整性、时序收敛等高速接口核心问题有钻研兴趣。具备良好的团队协作精神和跨部门沟通协调能力。加分项熟悉JEDEC DDR协议（DDR4/DDR5/LPDDR5）或DFI接口协议。了解三维集成技术（TSV、微凸块）基本概念及对电路设计的影响。数字方向：熟悉SystemVerilog断言（SVA）或UVM验证方法学；有低功耗设计（CPF/UPF）经验。模拟方向：熟悉电磁仿真工具或SystemVue等系统级仿真工具；有先进工艺节点（如12nm/7nm）下模拟设计经验。