瑞友科半导体招聘27届秋招
招聘职位：
网申时间：2026/07/17 ~ 2026/09/17
招聘概要：
瑞友科半导体27届校招
公司介绍：瑞友科半导体成立于2009年，注册于中国天津，是高速模拟及混合信号芯片公司，专注音视频高速传输芯片和高速互连芯片研发、设计与销售，服务于汽车、工业、消费等领域，致力于成全球领先的高速数据传输芯片解决方案提供商。
福利待遇：年底双薪、六险一金、福利年假、节日礼物、年度体检、带薪病假、团建旅游、配偶及子女福利。
招聘职位：模拟电路设计工程师、数字电路设计工程师、IC验证工程师、模拟版图设计工程师、数字版图设计工程师、数字中端及DFT工程师、信号完整性工程师、硬件工程师、硬件测试工程师、Linux运维工程师、研发采购专员。
招聘要求：2027应届毕业生（本科/硕士/博士），专业要求为微电子、集成电路、电子信息、电子科学技术、通信工程、计算机、自动化、测控等相关专业。各岗位有具体技能要求。
招聘流程：简历投递 → 面试安排 → offer发放 → 三方签订。
投递方式：请将简历（以姓名 + 应聘岗位命名）发送至 ，也可扫码查看/投递岗位。
招聘职位：
模拟电路设计工程师（硕士/博士）：分析、设计面向有线应用的高速（1 - 64Gb/s）模拟和混合信号集成电路。要求熟悉并了解SerDes传输系统，熟练使用Cadence Virtuso, Cadence Spectre - RF, HSPICE或其它仿真工具；有流片经验优先。数字电路设计工程师（硕士/博士）：主导模块规格定义、Verilog RTL设计与实现。要求具备扎实的数字电路基础，精通Verilog语法，熟练使用VCS/Verdi等工具。IC验证工程师（硕士）：负责逻辑模块的验证工作，完成高测试覆盖率的设计和验证报告。要求具备扎实的数字电路基础，精通Verilog语法，熟练使用VCS/Verdi等工具。模拟版图设计工程师（硕士）：负责芯片级顶层布局，整合数字/模拟模块，规划隔离区域、ESD防护电路及IO Pads布局。要求熟练应用Virtuoso/Calibre等设计环境和验证工具，有流片经验优先。数字版图设计工程师（硕士）：使用EDA工具完成RTL到GDSII的物理实现流程，优化芯片的时序、功耗和面积。要求熟练应用主流EDA工具，如Innovus/Calibre，有流片经验优先。数字中端及DFT工程师（硕士）：负责数字芯片RTL到门级网表全流程设计实现，完成综合、时序、DFT及PPA优化。要求熟练掌握时序 / 功耗 / DFT等相关知识，具备独立编写TCL脚本的能力，熟练使用DC / PT / Formality等工具。信号完整性工程师（硕士）：负责高速链路SI - PI仿真分析，输出布线约束和仿真报告；对比仿真数据，解决样品调试中的信号异常问题。要求熟练掌握高速Si仿真，S - parameter，眼图分析，PCB最差设计，仿真实测对标。硬件工程师（硕士）：负责客户原理图和PCB的审核，给出优化方案；负责MCU应用场景的验证；参与芯片的功能性测试。要求熟练掌握EDA工具，熟练掌握模拟电路、数字电路等专业知识，熟悉MCU开发，熟练使用示波器、逻辑分析仪等。硬件测试工程师（本科）：负责产品信号完整性测试、电气指标测试及产品可靠性测试；参与板级可靠性测试计划及测试用例设计。要求掌握硬件电路基础知识，熟练使用示波器。Linux运维工程师（本科）：负责公司Linux系统的部署、监控及日常维护；负责公司集群协作系统运维保障、业务监控、应急响应等。要求熟练掌握Linux系统的部署、监控及日常维护；熟悉TCP/IP网络协议、路由器、交换等网络技术，熟练主流网络设备如H3C交换设备管理和配置。研发采购专员（本科）：负责研发部门内部设备、耗材及相关行政办公用品的采购工作，依照公司采购流程要求，确保其可追溯性、合规性。要求了解采购或供应链基础理论知识，有相关实习经验优先。
校招公告：
免责声明：
此信息由企业公众号瑞发科半导体 (查看来源)审核并发布，我们转载该信息，仅出于传递更多就业招聘资讯、促进大学生及广大求职者就业之目的。该招聘职位信息的真实性、准确性、时效性及合法性均由原始发布方“企业公众号瑞发科半导体”负责。我们作为信息转载平台，不构成求职建议，不涉及任何职业中介服务，不对其内容承担任何形式的保证责任。请用户在使用转载信息时保持审慎，自行判断并承担相应风险，求职请认准企业官方渠道！
